#### (19)日本国特許庁 (JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号 特表2002-529981

(P2002-529981A)

(40) () of 17	W ch14# 0	HINE	(2002.9.10)
(43)小天日	平成14年3	HIUD	(2002. 3. 10)

H 0 4 L 12/56 H 0 4 M 3/00 H 0 4 Q 3/52	Become	H04L 12/56 H04M 3/00 H04Q 3/52 3/545 審査請求 有	F 5K026 A 5K030 A 5K061 C 5K069
(86) (22) 出順日 (85) 翻訳文提出日 (86) 国際出願辭号 (87) 国際公開番号 (87) 国際公開番号 (31) 優先衛王張番号 (32) 優先日	特額2000 - 580396( P2000 - 580398) 平成11年8月17日(1998. 8.17) 平成13年4月27日(2001. 4.27) PCT/US 9 9 / 18 9 0 7 WO 0 0 / 2 7 1 3 6 平成12年5月11日(2000. 5.11) 0 9 / 18 3, 3 9 8 平成10年10月29日(1998. 10.29) 米国(US)	アメリカ ィールド イ 310 (72)発明者 ネルソン アメリカ サンソ (72)発明者 ジェソリ アメリカ	ータ コーポレイション 合衆国、コロラド、 ブルームフ 、インターロッケン パークウェ 、ジェフリー、ジェイ 合衆国 コロラド、ルイスビル、 ンド ストリート 415 ブ、ケン、エヌ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・

FΙ


最終質に続く

## (54) [発明の名称] 高性能クロスパー・スイッチ

裁別記号

#### (57) 【要約】

複数の入力/出力 (I/O) ポート (201) と、前記 I/Oボートの第1のものを前記 I/Oボートの第2のものへつなくようにプログラムされて動作するクロスパ・デバイス (203) とを有するスイッチ (203) 後、各PRCが前記 I/Oボートの1つに付除するシラスがれる。複数のシリアル要求パス (205) は、各シリアル要求パスが各PRCをそれに付除するボートへつなぐように配置される。複数のシリアル応答パスが各PRCをそれに開設するボートへつなぐように配置される。複数のシリアル応答パス (207) は、各シリアル応答パスが各PRCをそれに開設するPRCへつなくようにのながれる。動作時には、シリアル要求および歩ぎパスは独立してノン・プロッキング的に動作して接続およびクリア要求を並列的に処理する。



#### 【特許請求の範囲】

【請求項1】 スイッチであって 複数の入力/出力 (I/O) ポート、 前記 (I/O) ポートの内の第1 の (I/O) ポートを第2の (I/O) ポートへつなぐ ようにプログラムされて動作するクロスバー・デバイ ス、 複数のポート要求コントローラ (PRC) であっ て、各々が前記 (I/O) ポートの1つに関連している 複数のポート要求コントローラ (PRC) 、 複数のシ リアル要求バスであって、各々が各コントローラ(PR C) をそれに関連するポートへつないでいる複数のシリ アル要求バス、および 複数のシリアル応答バスであっ て、各々が各コントローラ (PRC) をそれに関連する コントローラ (PRC) へつないでいる複数のシリアル 応答バス、を含むスイッチ。 【請求項2】 請求項1 記載のスイッチであって、更に、ポート毎にビジー状態 情報を保持するための記憶装置を含むビジー・ビット論 【請求項3】 請求項1 理ユニットを含むスイッチ。 記載のスイッチであって、更に、関連する(I/O)ポ ートが最後に接続された (I/O) ポートの1つを示す 識別子を保持するための記憶装置を含む、各(I/O) ポートに関連するラスト・コネクテッド・ポート機構( last connected port mecha 【請求項4】 請求項2 n i s m) を含むスイッチ。 記載のスイッチであって、前記ビジー・ビット論理が、 ポート毎に接続要求を受信するための要求インタフェ ース、ポート毎に接続要求に対する応答を発行するた めの応答インタフェース、および 複数のコントローラ (PRC) の各々に対して、ポート毎に現在の利用可能 状態を提供するための状態インタフェース、を含んでい るスイッチ。 【請求項5】 請求項2記載のスイッチ 30 であって、前記ビジー・ビット論理ユニットが、更に、 前記複数のコントローラ (PRC) の各々に対してその コントローラ (PRC) に関連するポートに最後に接続 された (I/O) ポートについての情報をポート毎に提 供するためのラスト・コネクテッド・ポート・インタフ ェースを含むスイッチ。 【請求項6】 請求項4記載 のスイッチであって、各コントローラ (PRC) が、 前記シリアル要求パスおよび前記シリアル応答パスへつ ながれたポート・インタフェース、 前記ビジー・ビッ ト論理の前記要求インタフェースに対して接続要求を送 40 信するための要求インタフェース、 各ビジー・ビット 論理ユニットの前記応答インタフェースから接続要求に 対する応答を受信するための応答インタフェース、およ び 前記ビジー・ビット論理ユニットからポート毎に現 在の利用可能状態を受信するための状態インタフェー ス、を含んでいるスイッチ。 【請求項7】 請求項1 記載のスイッチであって、前記クロスバー・デバイス が、前記複数の (I/O) ポートの内の第1の (I/O ) ポートを、該第1の (I/O) ポートによって指定さ れる他の任意の (I/O) ポートへ接続するようにプロ 50 て少なくとも1個の他のポートへ接続するためのクロス

【請求項8】 請求 グラムされて動作するスイッチ。 項1記載のスイッチであって、前記クロスバー・デバイ スが、前記複数の (I/O) ポートの内の第1の (I/ O) ポートを他の (I/O) ポートの1組へつなぐよう にプログラムされて動作するようになっており、ここ で、前記他の (I/O) ポートの前記1組が前記第1の (I/O) ポートによって指定されるスイッチ。 求項9】 請求項1記載のスイッチであって、前記シリ アル要求バスが前記シリアル応答バスと独立して動作す 【請求項10】 クロスバー・スイッチ るスイッチ。 を制御するための方法であって、 複数の入力/出力( I/O) ポートを提供するステップ、 前記複数の (I /O) ポートの内の第1の (I/O) ポートで第1の接 続要求を発生するステップ、 前記複数の (I/O) ポ ートの内の第2の (I/O) ポートで第2の接続要求を 発生するステップ、および 前記第1および第2の接続 要求を同時に処理するステップ、を含む方法。 項11】 請求項10記載の方法であって、前記同時に 処理するステップが更に、 前記第2の接続要求を発生 する前記ステップのあとで、前記第1接続要求に対する 応答を発生するステップ、を含んでいる方法。 項12】 請求項11記載の方法であって、更に、前記 第1の接続要求に対する前記応答を受信する前に、前記 複数の (I/O) ポートの前記第1の (I/O) ポート で第3の接続要求を発生するステップを含む方法。 請求項13】 請求項10記載の方法であって、前記複 数の接続要求が互いに非同期である方法。 4】 請求項11記載の方法であって、前記複数の接続 要求および応答がノン・ブロッキング的に発生される方 【請求項15】 請求項10記載の方法であっ て、更に、 前記第1の接続要求に応答して、前記第1 接続要求を満足する接続が既に前記クロスバー・スイッ チ中にセットアップされているかどうかを示す信号を発 生するステップ、および 前記第1の接続要求を満足す るように既にセットアップされている前記接続を利用す 【請求項16】 請求項1 るステップ、を含む方法。 0記載の方法であって、前記第1の接続要求が、前記接 続要求に関する宛先ポートである複数の(I/O)ポー トを指定しており、更に、 前記第1の接続要求中に指 示された前記宛先ポートの各々の利用可能性を同時に決 【請求項17】 請求 定するステップ、を含む方法。 項16記載の方法であって、前記第1の接続要求が、前 記第1のポートと前記複数の宛先ポートとの間にマルチ キャスト接続を確立するための要求を含んでいる方法。 【請求項18】 請求項16記載の方法であって、前

記第1の接続要求が、前記第1のポートと前記複数の宛 先ポートとの間にプロードキャスト接続を確立するため の要求を含んでいる方法。 【請求項19】 第1のポ ートを、該第1ポートによって発生される要求に応答し

(3)

パー・スイッチ用コントローラであって、 前記要求を 転送するために前記第1ポートへつながれたシリアル要 求バス、 前記第1ポートに関連し、前記要求を受信す るための前記シリアル要求バスにつながれたポート要求 コントローラ (PRC) 、および 前記第1ポートおよ びその他の各ポートに関連し、前記コントローラ(PR C) へつながれて前記宛先の利用可能状態を表示する第 1のビジー・ビット論理区分、を含むコントローラ。 【請求項20】 請求項19記載のコントローラであっ て、更に、 前記少なくとも1個の他のポートに関連す 10 ルは、ポート間に接続を確立するために"ファブリック る第2のビジー・ビット論理区分であって、前記コント ローラ (PRC) へつながれて前記関連ポートの利用可 能性を表示する第2のビジー・ビット論理区分、を含む コントローラ。 【請求項21】 請求項19記載のコ ントローラであって、更に、前記ソース・ポートへつな がれ、前記コントローラ (PRC) へつながれてポート の利用可能状態を通信するためのシリアル応答パスを含 【請求項22】 請求項19記載の teコントローラ。 コントローラであって、更に、前記コントローラ(PR C) へつながれ、更に各々の他のポートへつながれて、 前記ソース・ポートへ最後につながれた前記他のポート の任意のポートを表示するためのラスト・コネクテッド 【請求項23】 ・ポート・パスを含むコントローラ。 通信システムであって、 複数のネットワーク・デバ イスであって、各デバイスが外部デバイスと通信するた めのノードを有している複数のネットワーク・デバイ ス、 複数の入力/出力 (I/O) ポートを有するスイ ッチ、 前記複数のノードの各々を前記スイッチの前記 (I/O) ポートの1つへつなぐ通信チャネル、 前記 スイッチ内にあって、選ばれたソース I / Oポートを選 30 ばれた宛先 I /Oボートへつなぐようにプログラムされ て動作するクロスパー・デバイス、 複数のポート要求 コントローラ (PRC) であって、各コントローラ (P RC) が前記複数の (I/O) ポートの選ばれた1つに 関連している複数のポート要求コントローラ(PRC )、複数のシリアル要求パスであって、各シリアル要 求バスが選ばれた1つのコントローラ (PRC) をそれ に関連するポートへつなく複数のシリアル要求パス、お よび 複数のシリアル応答パスであって、各シリアル応 答バスが選ばれた1つのコントローラ (PRC) をそれ 40 に関連するPRCへつなぐ複数のシリアル応答パス、を 【請求項24】 請求項23記載 含む通信システム。 の通信システムであって、前記宛先I/Oポートが、前 記シリアル要求バスの1つの上を送信される接続要求に 基づいて選ばれる通信システム。

#### 【発明の詳細な説明】

(発明の分野) 本発明は一般にクロ [0001] スポイント・スイッチ用のコントローラに関するもので あって、更に詳細には、ファイバ・チャネル・スイッチ 中で高速に接続をセットアップするための方法および構 50 ない。

(関連背景) ファイバ [0002] 造に関する。 ・チャネルは、サーバ、記憶システム、ワークステーシ ョン、スイッチ、およびハブの間での双方向的なポイン ト・ツー・ポイント通信用に設計された高性能なシリア ル相互接続の標準である。これは他のリンク・レベルの プロトコルと比べて多様な特長を有し、それらの中には 効率および高性能、スケーラビリティ、簡便さ、使用お よび導入の容易さ、汎用的な高レベル・プロトコルのサ 【0003】 ファイバ・チャネ ポートが含まれる。 (fabric) "として知られるトポロジーを採用し ている。ファブリックは、スイッチの構成に制限を設け ずに複数個のデバイスを相互接続するスイッチ網であ る。ファブリックは、ポイント・ツー・ポイントおよび アービトレート (調停)・ループの両トポロジーが混在 【0004】 ファブ したものを含むことができる。 リック・チャネルでは2つのノード間にチャネルが確立 され、チャネルの主要な役割は1つのポイントから別の ポイントへ短い待ち時間で高速にデータを転送すること であり、ハードウエア的には簡単なエラー検出のみを実 行する。ファイバ・チャネル・スイッチは、複数の同時 的なポイント・ツー・ポイント接続を確立することによ って、柔軟な回路/パケット交換トポロジーを提供す る。これらの接続は、接続された末端のデバイスや"ノ ード"ではなく、スイッチあるいは"ファブリック要素 "によって管理されるため、ファブリック通信管理はデ パイスの観点からみて大幅に簡素化される。 5】 ファイバ・チャネルへ接続するために、ファブリ ック・デバイスにはファブリック接続を管理するための ノード・ポートあるいは "N\_ポート" が含まれる。N \_\_ポートは、ファブリック・ポートあるいは "F\_\_ポー ト"を有するファブリック要素 (例えばスイッチ) への 接続を確立する。ファブリックへとりつけられるデバイ スは、N\_ポートとF\_ポートとの間の接続を管理する だけの知能 (インテリジェンス) を要求される。ファブ リック要素は、ルーティング、エラー検出および回復、 および同様な管理機能を処理する知能を含む。 100 06】 スイッチはマルチポート・デバイスであって、 各ポートはそれ自身とそれにつながれたシステムとの間 の簡単なポイント・ツー・ポイント接続を管理する。各 ポートは、サーバ、周辺機器、I/Oサブシステム、ブ リッジ、ハブ、ルータ、あるいは別のスイッチへつなぐ ことができる。スイッチは1つのポートから接続要求( リクエスト)を受信し、別のポートへの接続を自動的に 確立する。マルチポート・ファイバ・チャネル・スイッ チを通して、複数の呼び出しやデータ転送が同時に発生 する。交換技術のキーとなる特徴は、それの"ノン・ブ ロッキング"性であり、一旦スイッチを通る接続が確立 されれば、その接続によって提供される帯域は共有され 【0007】 ファイバ・チャネル・ファブリ

ックでのデータ接続は短時間になる傾向があり、そのた め、スイッチを通る接続のセットアップに時間の掛かる スイッチはそのスイッチの有効な帯域を大きく制限する ことになろう。接続要求が行なわれてその接続がセット アップされるまでに複数のマシン・クロック・サイクル を要するのが一般的である。1つのポートでデータ接続 の要求が行なわれてからその接続が実際にセットアップ されるまでの間は、それらの2つの該当ポート間でデー 【0008】 従来の方式では、 タは転送できない。 マルチポート・スイッチは各種ポートからの接続要求を 10 逐次的に処理したため、もし1つの接続要求が発行され れば、その最初の接続要求が処理されるまでは後続の接 続要求は抑制された。この方式ではポートとクロスバー 制御論理との間で接続要求を送信するために複数のポー トによって共有される共通制御バスが使用されていた。 このため、1つの障害によって複数のポートが影響を蒙 った。更に、接続セットアップは各ポートに関する接続 要求を処理する単一のパイプラインによって処理され た。スイッチ当り68ポート (あるいはそれ以上) まで は、接続セットアップの間にバス接続によって引き起こ される待ち時間はスイッチ全体のスループットにとって 【0009】 従 重大なボトルネックとなってきた。 来システムの別の制限は、接続要求を発行するポートが それが接続しようとしている宛先ポートがビジーである かどうかについて何も知らないということである。 この ため、要求を発行しているポートは複数のクロック・サ イクルを要する接続要求処理をすべて行わなければなら ないが、そのあとで、その接続が失敗に終わるというこ ともあった。しかし、目的ポートのビジー状態は、接続 要求処理が開始される前に設定されるはずである。ポー 30 トのビジー状態をそのビジーなポートへの接続を要求し ているポートへ知らせることによって、要求を発行して いるポートがその要求をあきらめるか、遅らせることで スイッチ資源の浪費を減らすことができるようにする必 (発明の概要) 要約すれ [0010] ば、本発明は、複数の入力/出力 (I/O) ポートと、 前記I/Oポートの第1のものと前記I/Oポートの第 2のものとをつなぐようにプログラムできるクロスパー ・デバイスとを有するスイッチを含む。複数のポート要 求コントローラ (PRC) が、各PRCが I/Oポート 40 の1つに関連若しくは付随するようにつながれる。複数 のシリアル要求パスが、各シリアル要求パスが各PRC をそれに関連若しくは付随するポートへつなぐように配 置される。複数のシリアル応答バスが、各シリアル応答 バスが各PRCをそれに関連するPRCへつなぐように 【0011】 別の態様において、本発 つながれる。 明は複数の入力/出力(I/O)ポートへつながれたク ロスパー・スイッチを制御するための方法を含む。前記 複数の I / Oポートの第1のもので第1の接続要求が発 行され、前記複数のI/Oポートの第2のもので第2の 50 113は従来の直接接続またはネットワーク接続を通し

接続要求が発行される。これらの第1および第2の接続 要求は同時に処理される。前記シリアル要求およびシリ アル応答バスは独立してノン・ブロッキング的に動作し て、接続およびクリア要求を並列的に処理する。 (好適な実施の形態の詳細な説明) 本発明に従う方法およびシステムを実現するための一般 化されたファイバ・チャネル環境を示す。 図1は複数の デバイスと、デバイス間にラインをつなぐことによって 形成された接続とを示している。各デバイスは1または 複数のポートを含む。ファイバ・チャネル中で、これら のポートは一般にノード・ポート (N\_ポート)、ファ ブリック・ポート (F\_ポート) 、および拡張ポート ( E\_ポート) に分類される。ノード・ポートはサーバ1 01、ディスク・アレイ102および103、およびテ ープ記憶デバイス104などのノード・デバイス中に位 置する。ファブリック・ポートはスイッチ106および スイッチ107などのファブリック・デバイス中に位置 する。 オプションとして、アービトレーテッド・ループ ・ネットワーク108のようなローカル・エリア・ネッ トワークはファブリックなアービトレーテッド・ループ ポート (FL\_ポート) を使用してファブリックへり 【0013】 図1に示すデバイスはラ ンクできる。 インで示す "リンク" によって接続される。 2つのN\_ ポート間に1または複数のリンクを用いてチャネルが確 立できる。例えば、例えば図1に示すようなサーバ10 1とディスク・アレイ102との間のチャネルのよう に、単一のリンクを用いて直接的あるいはポイント・ツ ー・ポイントのチャネルが確立される。この場合、各N \_\_ポートは、他のデバイスのN\_\_ポートとの間のポイン ト・ツー・ポイント接続を管理する。多重リンクを用い て回路交換されるチャネルもまた、スイッチ106また は107を用いても提供できる。例えば、サーバ101 中のN\_ポートはスイッチ106を通してディスク・ア レイ103のN\_ポートとの間にチャネルを確立でき る。この場合、各N\_ポートはスイッチ106のF\_ポ ートへ接続する。スイッチ106はまた拡張ポートまた はE\_ポートを含み、それを用いてスイッチ107の別 のE\_ポートヘチャネルを確立できる。 インター・スイ ッチ・リンク(ISL)(すなわち、スイッチを含むり ンク) を用いれば、各N\_ポートはファブリック中の他 の各N\_ポートへ1または複数の経路を通ってつなぐこ とができる。 スイッチ107はまた、アービトレーテッ ド・ループ108へのリンクをサポートするファブリッ ク・ループ・ポート (F L\_ポート) を含む。ループ1 08で、ハブ109は、スイッチ107へのリンクをサ ポートするFL\_ポートとともに、ループ・サーバ11 0 およびワークステーション1 1 2および1 1 3 へのリ ンクをサポートするノード・ループ・ポート (NL\_ポ ート)を含んでいる。デバイス111、112、および

てファブリックへつながれるユーザ端末、パーソナル・ コンピュータ、あるいはワークステーションを表してい 【0014】 図2は、本発明に従う高性能なク ロスバー交換の方法および装置を採用する特別なスイッ チ200を示している。各ポート201 (図2ではPと 標記している) は外部デバイスとの間で双方向的なデー タ通信をサポートする入力/出力(I/O)ポートであ る。各ポートには任意の利用可能な設計および技術によ る送信および受信回路 (図示されていない) が含まれ る。しかし、本発明の目的のためには、スイッチ200 は複数の専用入力ポートおよび複数の専用出力ポートで 以って等価的なものが構成できる。 【0015】ス イッチ200は、破線で図示するように構成可能なクロ スパー・デバイスを含み、これは任意の1つのポートを 別の任意のポートへつなぐようにプログラムできる。ク ロスバー・デバイスは完全なクロスバーであることが好 ましいが、部分的なクロスバー・デバイスであっても、 本発明の教えるところから離れることなく等価なものと して置換でき、その場合の性能に対する影響は予測可能 である。接続は、図2の矢印の向きによって示されるよ 20 うに、目的に応じて一方向的(すなわち、半二重)であ っても双方向的(すなわち、全二重)であってもよい。 外部データを受信するポートは"ソース・ポート"と呼 ばれ、他方、外部の宛先へデータを送信するポートは" 宛先ポート"と呼ばれる。従って、スイッチ202中で ソース・ポートから宛先ポートへ接続が形成される。図 2中で接続例はポート間に破線で示されており、矢印の 向きは宛先ポートを向いている。 【0016】 シリ アル・クロスパー・コントローラ (SCC) 203は、 要求部205および応答部207を含む複数の独立した 30 接続バス209によって各ポートへつながれて動作す る。要求ポート205は複数の独立したシリアル要求バ スを含み、その各々は1つのポート201を1つのPR C305へつなぐ接続ラインを含んでいる。同様に、応 答部207は複数の独立したシリアル応答バスを含み、 その各々は1つのPRC305を1つのポート201へ つなぐ接続ラインを含んでいる。以下に詳細に説明する ように、各シリアル要求バスと各シリアル応答バスとは 独立しているため、要求と応答とを同時に処理すること ができ、それによって待ち時間を減らすことができる。 ここで用いる "同時に" という表現は "1 つのクロック ・サイクル中で処理される"ことを意味する。言い換え れば、同時要求はノン・ブロッキング的に処理され、そ のため未決要求は未決要求を発行しているポート201 あるいはスイッチ200中の他のポート201のいずれ かからの他の要求の発行および処理を妨害しない。確立 することのできなかった要求は並列的に処理されるた め、従来の逐次的な接続パス実行が蒙ったような接続パ [0017] SCC203 スの帯域の消費はない。 は、各ポート201から接続要求を受信し、クロスバー 50 エントリーを有する集中化されたメモリ・アレイであ

・デパイス中で構成可能な接続をプログラムする。動作 時には、ソース・ポートは外部デバイスからデータ・パ ケットを受信する。各ポート中の論理回路は、受信した データが接続セットアップを要求すること、およびSC C203への要求バス205上へ接続要求を行うことを 検出する。SCC203は、接続を行うことができるあ るいは接続ができないことを表示する接続状態情報で以 って応答バス207上で応答する。本発明に従えば任意 の時点で2以上のポートが接続要求を受信できるため、 SCC203は好ましくは、待ち時間を短くするように 接続要求を同時に(すなわち、並列的に)処理する。 【0018】 図3はSCC203の主要部品をプロッ ク図で示す。接続バス209(図2に示されている)の 要求部205は複数の接続ラインを含んでおり、各接続 ラインはシリアル要求パス205であり、それはポート の1つ201 (図2に示されている) から1つのポート 要求コントローラ (PRC) 305との間のポイント・ ツー・ポイント接続を行う。SCC203は好適な実施 の形態において、各ポート201に対して1つのPRC 305 (N個のI/Oポートを有するスイッチに対して PRC 0ないしPRC Nと名づけられている)を含 む。実際には、SCC203は、従来のポート管理機能 を実行するために、付加的な論理、メモリ、および信号 処理デバイスを任意の数だけ含む。これらの付加的な論 理デバイスは、本発明の特徴および動作の理解を助ける ために図示されていない。 【0019】 各PRC3 05は接続バス209 (図2に示されている) の要求部 205内の接続ラインの1本(同時要求の場合には2本 以上)上でシリアル・ビット・ストリームを受信する。 各PRQ305は単一のポート201に関するポート接 続を管理(マネージング) することに専念しており、個 別ポート201間に接続セットアップを実行するために シリアル・ビット・ストリームを処理するように構成さ れる。特別な応用に従っていくつかのタイプの要求が定 義できるる。実施例では、要求は、次のような4つの異 なるタイプの要求: "クリアのみ"、"全二重接続"、 "クリア付きの半二重接続"、そして"クリアなしの半 二重接続"を表す符号化情報を含む。各PRC305は 要求パス205の接続ラインをスキャンしてアクティブ 40 な要求を検出する。特別なPRC305によって要求バ ス205上で要求が検出された場合には、PRC305 はその要求タイプを復号して要求のチェック・ビットを 検証する。 【0020】 送信区分303のビジー状 態(ステータス)は各個別ポート201についてビジー ビット論理307によって保持される。ビジー・ビッ ト論理307は本質的に複数の状態機械であって、各状 能機械は付随するポート送信機のクリアまたはビジー状 態を保持する。典型的な実施例では、ビジー・ビット論

理307はスイッチ200中の各ポート201に対して

る。各ポート201に対して、付随するビジー・ビット 論理は要求バス205上で各々の他のポート201から の要求を受け入れ、応答バス207上へ応答を送信し て、要求を発しているPRC305へそれの状態を表示 【0021】 ポートがビジーであるのはそれ の送信機が使用中である場合であり、そうでなければ利 用できる。ビジー・ビット論理307はPRC305か ちの要求メッセージを受信し、適切なPRC305へ応 答メッセージを送信するためのインタフェース論理を含 また ビジー・ビット論理307のインタフェース論理は 10 ポイント・ツー・ポイントであり、同じポート201ま たは異なるポート201のいずれか~多重要求の同時発 生を許可する。多重接続が異なるポートに対して行われ る場合には、それぞれ対応するPRQ305はクロスバ ー接続論理 (CCL) 302に対して調停を行って接続 【0022】 CCLでの接続セットア を確立する。 ップには多くのクロック・サイクルが消費され、同じ接 続資源を競うポート間の調停 (アービトレーション) は 更に待ち時間 (レイテンシー) を加えるであろう。好適 な実施の形態では、ビジー・ビット論理307は、要求 20 を発しているポートが最後にその宛先につながれていた かどうかを判定するためのデバイスを含む。各PRC2 01は、それがその要求中で指定されたその宛先ポート への接続を要求する最後のポートであったかどうか(す なわち、要求された宛先ポートへ接続がセットアップさ れたままであるかどうか) を知っている。そのような場 合には、既に確立されているクロスパー接続を用いるこ とができ、新しいクロスパー接続を行う必要はなく、効 【0023】 図4は、接続パス20 率は増大する。 9上を転送されるシリアル接続メッセージ例を示してい 30 る。図4に示される接続および応答バス間には支配的若 しくは強制的なタイミング関係は必要でない。言い換え れば、図4は2つの同時要求メッセージを1つの同時応 答メッセージと一緒に示しているが、これらのメッセー ジは動作的には互いに同期していないし、同時に発生し ていてもそうでなくても構わない。要求パス205およ び応答バス207中の各接続ラインは一時に1つのメッ セージだけをサポートできるが、任意の時点で任意数の 接続ラインがメッセージを運ぶことはできる。 24】 各PRC305および各ポート201ヘシステ 40 ム・クロック信号401が与えられる。特別な例では、 システム・クロック信号 4 0 1 は 5 3 MH z の信号であ る。図4は水平ライン上に205aおよび205bと名 づけた2つの異なるタイプの要求を示しており、図4に 示す要求が要求バス205上の接続ラインの1つでアサ ートされることを示している。同様に、図4は207と 名づけた水平ライン上に1つの応答メッセージを示して いる。特別な例では、すべての応答が同じメッセージ形 式を取るため、1つの応答メッセージだけを示して説明 すればよい。しかし、本発明は、2つ以上のタイプのメ 50 る。TYPE\_0、TYPE\_1、CONNECTおよ

ッセージを含む多様な応答メッセージを受け入れるよう に容易に適応できる。 【0025】 要求バス205 上で、(図4でTYPE\_0およびTYPE\_1と名づ けた) 次の2クロック・サイクル間の接続ラインの状態 (すなわち、アクティブか非アクティブか) は実際の要 求タイプを識別する符号化を示している。この構成によ って4つの要求タイプが許容され、より多くのクロック サイクルを使用することによって非常に多数の符号化 が提供でき、より多様な要求タイプが表示できるように なる。表1は要求タイプの符号化例と要求メッセージ中 に割当てられるビット値とを示す。 表 1 に示す符号化の 割当てはほんの一例に過ぎず、本発明に従えば、より多 いあるいは少ないビットを使用する他の符号化割当ても 同様に可能であることを理解されたい。

要求ビット		存号化要求タイプ		
TYPE_0	TYPE_1			
0	0	クリアのみ		
0	1	クリアおよび半二重接続		
1	0	半二重接続のみ		
1	1	<b>全二盘接收</b>		

【0027】 図4で、ライン205a上の要求はク リアのみ型の要求を含んでおり、それは受信を行うPR C305に指示してビジー・ビット論理307の関連部 分のビジー・ビットをクリアさせる(すなわち、クリア 要求を発行するポート201の利用可能性を表示させ る。ライン205a上のクリアのみ要求に対して、接続 ラインは図4のTYPE\_0およびTYPE\_1 と名づ けた両期間において非アクティブ状態にセットされる。 特別な実施例では、ライン205a上のクリアのみ型の 要求は4クロック・サイクルだけを必要とする。第1の クロック・サイクルでは、ライン205a上の論理信号 はアクティブ状態にセットされて、要求がアサートされ ていることを表示する。関連するPRC305はそれが つながれている各接続ラインをクロック・サイクル当り 少なくとも一度はスキャンして、アクティブ状態にある 【0028】 クリア要求は 接続ラインを検出する。 受信しているPRC305に指示してそれ自身のポート に関連するビジー・ビットをクリアさせるため、付加的 なデータは必要ない。図示のように、クリア・メッセー ジには要求ビットがアクティブにセットされたあとで、 3番目のクロック・サイクル中に加えられた CHECK ビットが含まれる。CHECKビットはエラー検出のた めに使用される。特別な例では1つのCHECKビット だけが使用されているが、特別な応用で必要とされる場 合には、利用可能なエラー検出/修正アルゴリズムを用 いてエラー検出/修正を行なえるように、2つ以上のC HECKビットを使用してもよい。このように、クリア 要求メッセージは4クロック・サイクルの間に通信され

びCHECKビットは要求メッセージ中のどの場所に配 【0029】 ライン205b 層しても等価である。 上に示す接続要求はクリアおよび半二重接続、半二重接 続のみ、および全二重接続の各要求タイプのタイミング を示している。TYPE\_0、TYPE\_1、およびC HECKピットはライン205a上に示すクリアのみメ ッセージにおけるものと同じ機能を有する。しかし、 接続メッセージ"とも呼ばれる接続を要求する要求メッ セージ中で、TYPE\_OおよびTYPE\_1ビットは 表 1 に示すような所望の要求タイプを表示するために適 10 ー・ビット・クリア (BB\_CLR) ラインを含んでお 切にセットされる。接続メッセージは複数のビット(例 えば、ビットD0-D7)を含み、それらは接続を行う べき宛先ポートを指定する。利用可能なポート数を受け 入れるために任意数のデータ・ビットを含めることがで きる。例えば、図4に示すような8ビットでは接続メッ セージ中で識別できるポート数は28あるいは256個 となる。このように、1つのポートと他の256個のポ ートの1つとの間に接続を要求するシリアル接続メッセ ージは12クロック・サイクル間に送信できる。 030] 図4のライン207はシリアル応答メッセー 20 ポート201は他の接続のための宛先ポートとして利用 ジ例を示している。この特別な例では、各応答に5ビッ トが含まれ、それらは応答ラインがアクティブであるこ とを知らせる第1ビット、3つのデータ・ビット、そし て1つのCHECKビットである。PRC305は、応 答フェーズの1クロック・サイクルの間に、ライン20 7をアクティブにセットすることによって応答を表示す る。応答フェーズに続く3クロック・サイクルは接続要 求の状態を示す。3つの応答ビットによって23個のユ ニークな応答状態を表示できる。 表2は応答状態の符号 化例と応答メッセージ中に割当てられるビット値を示 す。表 2 に示す符号化割当てはほんの一例に過ぎず、本 発明に従えば、より多いあるいは少ないビットを使用す る他の符号化割当ても同様に可能であることを理解され たい。好ましい応答メッセージにはCHECKビットが 含まれ、それは先に説明した要求メッセージ中のCHE 【0031】【表2】 CKビットと同様に機能する。

応答ピット	定義
000	発先ポート半二重として接続
001	ソース・ポート半二重として接続
010	ソースおよび宛先ポート半二重として接続
011	ソース・ポート生二重として接続
100	宛先ポート全二重として接続
101	要求された角先ポートがビジーで、充先ポート学二重として接 競
110	要求された宛光ボートがビジー
111	ソース・ポートがピジー
	#2

【0032】 SCC203をより完全に理解するこ とは、図5に示す特定の68ポート実施例を参照するこ とによって可能である。図5は、ビジー・ビット・ユニ ット307内に68ビジー・ビット・セグメント501 とともに68個のPRC305を含む68ポート・デバ


つのポート201が付随する(図2に示されている)。 同様に、各ビジー・ビット・セグメント501には1つ 【0033】 各PRC のポート201が付随する。 305には、特別な応用での必要に応じて、1または複 数のビット幅を有する、クロスバー接続論理302(図 3に示されている)への接続が含まれる。好ましくは、 各PRC305は任意の利用可能なクロスパー・アドレ ス指定法を利用してCCL302~多重ライン並列接続 を行う。 【0034】 各PRC305は1本のビジ り、それはそのポートに付随するビジー・ビット・セグ メント501~つながれる。ポートの利用可能性はBB \_CLRライン上へアクティブ信号をアサートすること でビジー・ビットをクリアすることによって表示され る。 PRC305によって検出された要求がそれ自身の ビジー・ビットをクリアする要求である場合は、PRC 305は要求メッセージの検証ビットをチェックしたあ とで、ビジー・ビット・クリア (BB\_CLR) 信号を アサートする。一旦ビジー・ビットがクリアされれば、 【0035】 任意の接続要求に できるようになる。 対して、PRC305は接続要求のシリアル・ビット・ ストリームから宛先ポート番号を復号し、チェック・ビ ットを検証する。PRC305がその要求が有効である ことを判断した場合には、PRC305はBB\_REQ ラインの1つにアクティブ信号をアサートすることによ って、指定された宛先ポートを制御しようと試みる。B B\_REQパスは図5の68ポートの例では68本の接 続ライン (BB\_REQ [67:0]) を含む。各BB 30 \_REQラインは1つのPRC305 (例えば、図5の Port\_0要求コントローラ305)を各ビジー・ビ ット・セグメント501とつなぐ (例えば、BB\_0な いしBB\_67)。特別な例では、PRC305は、図 4に示すように、1つのクロック周期の間に復号された 宛先ポートのBB\_REQ信号をアサートする。 [ 0 036】 各ビジー・ビット・セグメント501は各P RC305からのBB\_REQ信号を受信するためのB B\_REQインタフェースを含む。各ビジー・ビット・ セグメント501はまた、各PRC305へ散開する1 40 本のビジー・ビット・ライン (例えば、BB[0]) と ともに、各PRC305へつながれる応答ライン(例え ば、BB\_RSP [0] -BB\_RSP [67]) を含 む。このように、各PRC305は各ビジー・ビット・ セグメント501のビジー/利用可能状態を継続的に監 視しており、従って各ポート201の利用可能性を知っ ている。要求を発するPRC305は、アドレス指定さ れるビジー・ビット・セグメント501が応答するのを 待つ必要がない。しかし、BB\_REQライン上へ信号 アサートを送信する前にPRC305がビジー/利用可 イスのほんの一部を示している。各PRC305には150 能状態を知っているとしても、BB\_REQ信号はチェ 13


ックされずにアサートされて、宛先ポートのビジー/利 用可能状態を評価する間のBB\_REQ信号の妨害に付 随する待ち時間を回避するようにしている。 1003 7】 接続要求メッセージの最後に、接続要求を受信し ているPRC305は適切なBBライン(すなわち、図 5のBB [67:0] ラインの1本) およびそれのBB \_RSPライン(すなわち、図5のBB\_RSP[67 :0] ラインの1本) をスキャンする。要求される宛先 ポートに関してBBがセットされているか、あるいはB B\_RSPがセットされていなければ、接続を行なうこ とはできず、PRC305は要求を発しているポート2 01に対して宛先ポートビジー・メッセージを戻す。接 続が確立された(すなわち、BBがクリアで、BB\_R SPがセット)場合には、要求を発しているPRC30 5はCCL302に対してスイッチ要求を発し、要求を 発しているポート201に対して適切な応答メッセージ 【0038】 オプションの好適な実施例で を戻す。 は、ビジー・ビット論理セグメント501に"ラスト・ 'コネクテッド・ポート" 情報を含めることによってCC L302へのスイッチ要求発生を最小化している。各ビ ジー・ビット論理セグメント501は図5の\*[0-67 ]と名づけられたラインを含み、それは関連するPRC 201に対して前の接続要求の結果としてCCL302 によって接続が既にセットアップされていることを表示 する。要求されるポートへの接続が許可された場合に は、\*ライン上の表示を利用して、クロスバーが既に構 成されているかどうか、あるいは再構成が要求されてい るかどうかが決定される。再構成が要求されない場合に は、要求を発しているPRC201はCCL302への スイッチ要求発生工程をパスすることができる。 [0] 039】 付加的な特徴として、本発明はプロードキャ ストおよびマルチキャスト・グループをサポートするよ うに容易に適応できる。 ブロードキャストおよびマルチ キャストでは、1個のソース・ポート201が複数の宛 先ポート201~接続を要求し、各宛先ポート201が 同じデータを受信するようになる。 一時に1つだけの接 続セットアップを行う従来のスイッチ構成では、マルチ キャストおよびプロードキャスト構成に対して望ましく 【0040】 実施例で ない待ち時間が加えられる。 は、宛先ポートのアドレス空間の一部(例えば、図4の 40 8ビットD0-D7で定義されるアドレス空間) がマル チキャスト/ブロードキャスト・グループを表示するた めに確保される。あるいは、マルチキャスト/ブロード キャスト要求を表1に示すように特殊な要求型として指 定して、ユニークな符号化を割当ててもよい。特別な実 施例では、16進数"0×F0"ないし16進数"0× FF"の範囲にある宛先ポートアドレスを含む接続要求 メッセージによってマルチキャストまたはブロードキャ 【0041】 図6は、マルチ スト接続を指定する。 キャスト構成を処理する集中マルチキャスト・ユニット 50 けではない。このことは、マルチキャスト/ブロードキ

(図示されていない) または各PRC305中に組み込 まことのできる構成機構例を示す。システム管理者は( 手動または自動)スイッチ200を16個のマルチキャ スト/ブロードキャスト・グループまたはセットに予め 構成してある。各マルチキャスト/ブロードキャスト・ グループには構成レジスタ600中のエントリー601 が付随する。各グループまたは組は、16進数 "0×F 0" ないし16進数 "0×FF" の範囲にある16個の アドレスの1つに対応する。各マルチキャスト/プロー ドキャスト・グループは、要求を発している1本のソー ス・ポートへ同時接続できる1組の宛先ポートを含む。 マルチキャスト/ブロードキャスト・グループへのポー ト割当てはマルチキャスト/ブロードキャスト・グルー プ内の特別なポートの利用者およびデバイスの特殊な要 求に合致するように行なわれるのが普通である。 042】 構成レジスタ600中の各エントリー601 は好適な実施例においてイネーブル・ビットを保有して おり、それによってシステム管理者は各マルチキャスト /ブロードキャスト・グループを独立的に選択的に許可 することができる。例えば、エントリー601に記憶さ れた論理 "高レベル" はそのマルチキャスト/ブロード キャストを許可し、他方、論理"低レベル"はそのマル チキャスト/ブロードキャスト・グループを禁止する。 特定のエントリー601を禁止することによって、対応 するアドレス (すなわち、"0×F0ないし0×FF" の範囲にある1つのアドレスを従来のユニキャスト・ア [0043] グループ・ ドレスとして使用できる。 メンバーを指定するためにビット・マスク602を使用 することも容易である。ビット・マスク602には各エ ントリー601、従って各マルチキャスト/ブロードキ ャスト・グループが付随している。ビット・マスク60 2にはマルチキャスト/ブロードキャスト・グループに 含まれるスイッチ200中の各ポート201に対するエ ントリーが含まれる(例えば、68ポート・スイッチに 対して68までのエントリー、あるいは256ポート・ スイッチに対して256までのエントリー)。各エント リーはスイッチ・ポートの1つに対応し、1ビットの識 別子を含み、それによって対応するスイッチ・ポートが 特別なマルチキャスト/ブロードキャスト・グループに 【0044】 要求を 含まれるかどうかを表示する。 発しているPRC201はビット・マスク602によっ て指定された宛先ポートの各々に対して接続要求を発生 する。多重並列接続要求は先にユニキャスト接続に関し て説明したのと同じ機構およびプロトコルを使用する。 本発明はポート毎に、独立した要求/応答資源を含むた め、多重要求が同時に処理されて、その結果、BB、B B\_RSP、および\*上に要求されたポートの利用可能 状態を表示する複数の応答が得られる。 [0045] 多くの場合、要求される宛先のすべてが利用できるわ

15 ャスト・チャネルが、接続が確立できない場合(例え ば、クラス2またはクラス3のサービス) に、バケット が切り捨てられたり、廃棄されたりするタイプのファイ バ・チャネル・マルチキャスト/ブロードキャスト仕様 である場合には許容できる。要求を発しているPRC3 05はCCL302と一緒にスイッチ要求を開始し、利 用可能な宛先ポート201への接続をセットアップす る。そして要求を発しているPRC305に関連するポ ート201に対してメッセージを戻して、マルチキャス ト/ブロードキャスト要求の中でどの宛先ポートで調停 【0046】 本発明は複 に成功したかを表示する。 数の同時接続要求の処理を可能とするため、マルチキャ ストおよびブロードキャスト接続セットアップに関する 待ち時間は大幅に短縮される。任意のマルチキャストま たはプロードキャスト・グループに対して、要求はすべ て同じアービトレーション・ウインドウの中で実行さ れ、利用可能なメンバー・ポートはクロスバー接続論理

【0047】 本発明 203に対してラッチされる。 について特定の実施の形態に関して説明してきたが、本 開示はほんの一例に過ぎず、請求の範囲に定義される本 発明の精神およびスコープから離れることなく部品の組 合せおよび配置についての数多くの変更が当業者には明 らかであろうことを理解されたい。【図面の簡単な説明 【図1】 本発明に従う方法およびシステムを実現 する一般化されたファイバ・チャネル環境図。 本発明に従う方法および装置を実現するスイッチの 【図3】 本発明に従うシリアル・クロ 【図4】 本発明に スパー・コントローラの詳細図。 従うシリアル要求およびシリアル応答メッセージのタイ 【図5】 本発明に従うポートおよびビジ 【図6】 本発明の実 ー・ビット論理の特別実施例。 施の形態に従ってマルチキャストおよびプロードキャス ト要求を処理する構成機構例。







BEST AVAILABLE COPY

(10)







【手続補正書】特許協力条約第34条補正の翻訳文提出 【提出日】平成12年11月30日 (2000. 11. 30) 【手統補正1】【補正対象書類名】明細書【補正 対象項目名】請求項1【補正方法】変更【補正内容】 【請求項1】 スイッチであって 複数の入力/出力( I/O) ポート、 前記 (I/O) ポートの内の第1の (I/O) ポートを第2の (I/O) ポートへつなぐよ うにプログラムされて動作するクロスパー・デバイス、 複数のポート要求コントローラ (PRC) であって、 各々が前記 (I/O) ポートの1つに関連している複数 のポート要求コントローラ (PRC)、 複数のシリア ル要求バスであって、各々が各コントローラ(PRC) をそれに関連するポートへつなぐ複数のシリアル要求バ ス、および 複数のシリアル応答バスであって、各々が 各コントローラ (PRC) をそれに関連するコントロー ラ (PRC) へつなぐ複数のシリアル応答バス、を含む スイッチ。【手続補正2】【補正対象書類名】明細書【 補正対象項目名】請求項3【補正方法】変更【補正內容 ] 【請求項3】 スイッチであって、 複数の入力/出 カ (I/O) ポート、 前記 (I/O) ポートの内の第 1の (I/O) ポートを第2の (I/O) ポートへつな ぐようにプログラムされて動作するクロスバー・デバイ ス、 複数のポート要求コントローラ (PRC) であっ て、各々が前記 (I/O) ポートの1つに関連している 複数のポート要求コントローラ (PRC) 、 複数のシ リアル要求バスであって、各々が各コントローラ(PR C) をそれに関連するポートへつなぐ複数のシリアル要 求パス、 複数のシリアル応答パスであって、各々が各 コントローラ (PRC) をそれに関連するコントローラ (PRC) へつなぐ複数のシリアル応答バス、および 各 (I/O) ポートに関連するラスト・コネクテッド・ ポート機構であって、関連する (I/O) ポートが最後 に接続された1つの (I/O) ポートを示す識別子を保 持するための記憶装置を含むラスト・コネクテッド・ボ ート機構、を含むスイッチ。【手続補正3】【補正対象 書類名】明細書【補正対象項目名】請求項5【補正方法 】変更【補正内容】 【請求項5】 スイッチであつ て、 複数の入力/出力 (I/O) ポート、 <u>前記 (I</u> /O) ポートの内の第1の (I/O) ポートを第2の ( I/O) ボートへつなぐようにプログラムされて動作す るクロスパー・デバイス、 複数のポート要求コントロ ーラ (PRC) であって、各々が前記 (I/O) ポート の1つに関連している複数のポート要求コントローラ( PRC)、 複数のシリアル要求バスであって、各々が 各コントローラ (PRC) をそれに関連するポートへつ なぐ複数のシリアル要求パス、複数のシリアル応答バ スであって、各々が各コントローラ (PRC) をそれに 関連するコントローラ (PRC) へつなぐ複数のシリア ル応答バス、および ビジー・ビット論理ユニットであ って、ポート毎にビジー状態情報を保持するための記憶 装置を含み、更に、前記複数のコントローラ (PRC) の各々に対してそのコントローラ (PRC) に関連する ポートに最後に接続された(I/O)ポートについての 情報をポート毎に提供するためのラスト・コネクテッド ポート・インタフェースを含む前記ビジー・ビット論 理ユニット、を含むスイッチ。 【手続補正4】 【補正対 象書類名】明細書【補正対象項目名】請求項22【補正 方法】変更【補正内容】 【請求項22】 第1のポー トを、該第1ポートによって発生される要求に応答して 少なくとも1個の他のポートへ接続するためのクロスバ ー・スイッチ用コントローラであって、 前記要求を転 送するために前記第1ポートへつながれたシリアル要求 バス、 前記第1ポートに関連し、前記要求を受信する ための前記シリアル要求パスにつながれたポート要求コ ントローラ (PRC) 、 <u>前記第1ポートおよびそ</u>の他 の各ポートに関連し、前記コントローラ (PRC) へつ ながれて前記宛先の利用可能状態を表示する第1のビジ ー・ビット論理区分、および<u>前記コントローラ(PR</u> C) へつながれ、更に各々の他のポートへつながれて、 前記ソース・ポートへ最後につながれた前記他のポート の任意のポートを表示するためのラスト・コネクテッド ポート・パス、を含むコントローラ。

### 【国際調査報告】

	INTERNATIONAL SEARCH REPORT International application No. PCTAIS99/18907			
h. CLASSIPICATION OF SUBJECT MATTER (PCN) - 180/Q 180, 100, 900, 000F 104, 1300, 1004 US CL. : 340/023.79, 25.4, 25.33; 393/275, 25.425, 559; 71031, 33 (According to Interminent) Phent Classification (PC) or to broth exational classification and PC				
B. FIELD	S SRARCHED	designation and	-bok)	
U.S. : 3	numentation searched (elemification system followed by 140/825.79, 825.8, 825.83; 395/275, 325, 423, 550; 710/	31, 33		
	on reambed other than minimum documentation to the extra			
Electronic de WEST	ds base consulted during the international march (name	of date ham and	, where practicable.	south tones used)
C. DOC	MENTS CONSIDERED TO BE RELEVANT			
Catogory	Citation of document, with indication, whom approp	printe, of the rele	want passages	Referent to claim No.
Y	US 5,555,543 A(GROHOSKI et al) 10 Se 15-19.	ptember 199	6, col. 2, lines	1-24
Y	US 4,605,928 A(GEORGIOU) 12 August 1986, col. 4, lines 25-30; fig. 3.			1-24
Y	US 5,392,422 A (HOEL et al) 21 February 1995, col. 7, lines 60-1,4,6,9,10,19,23			1,4,6,9,10,19,23
Y	US 5,280,591 A (GARCIA et al) 18 January 1994, col. 5, lines 19- 30; FIG. 4.			1,4,6,9,10,19,23
Y	US 5,754,120 A(ARGENTATI) 19 May 1998, col. 13, lines 30-32.			2
Further documents are listed in the continuation of Box C See parout family samer.				
Special categories of chief documents:    Special categories of chief documents:				
check to cataloide the published data of coother visation or other special to cataloide the published data of coother visation or other special reason (on specialist).				
all, questiont separated to an easy operators are expressive as equal possible consistent as a because applied on easy				
Date of #	The decomment published priors the interestional filing data but here then  'a' decompost member of the steep peans finally  data priority than interest.  Date of the sales dompstoom of the interestional search  Date of mailing of the interestional completely			
	/EMBER 1999		N 2000	
	mailing address of the ISA/US cioper of Patents and Trademarks	Authorized offic	( lani	Will.
Washing	ton, D.C. 20231	Talephone No.	(703) 305-9717	

Form PCT/ISA/210 (second shoot)(fully 1992)w

#### フロントページの続き

EP(AT, BE, CH, CY, (81)指定国 DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), OA(BF, BJ , CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP(GH, GM, K E, LS, MW, SD, SL, SZ, UG, ZW), E A(AM, AZ, BY, KG, KZ, MD, RU, TJ , TM), AE, AL, AM, AT, AU, AZ, BA , BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, G E, GH, GM, HR, HU, ID, IL, IN, IS , JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, M N, MW, MX, NO, NZ, PL, PT, RO, RU , SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZA, Z Fターム(参考) 5K026 AA21 BB04 CC04 CC08 DD01

EE01 FF07 GG03 HH06 JJ03 5K030 HA08 JA14 JL03 KX20 5K051 AA01 AA03 DD05 EE01 EE07 FF03 KK01 5K069 AA08 AA15 BA01 CA00 CB01 DA02 DA07 DB02 DB04 DB07 DB09 EA30 FA03